

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-062723

(43)Date of publication of application: 18.03.1991

(51)Int.CI.

H03K 17/16 H03K 17/687

H03K 19/0175 H03K 19/0185

(21)Application number: 01-198603

(71)Applicant: NEC CORP

(22)Date of filing:


31.07.1989

(72)Inventor: WABUKA YUTAKA

(54) OUTPUT BUFFER CIRCUIT

(57)Abstract:

PURPOSE: To suppress overshoot and undershoot in an output signal sufficiently by activating 1st and 2nd output circuits to vary an output signal quickly at a change in an input signal, and activating only the 1st output circuit having the same output impedance as the impedance of a signal transmission line in the steady-state. CONSTITUTION: When an input signal I1 changes from a VDD level into a '0' level, a transistor(TR) P11 is turned on and a TR N11 is turned off. Since each gate level of TRs P12, N12 changes to a '0' level via a NOR gate 15 of an auxiliary drive circuit G11, an inverter 19, a NAND gate 20 of an auxiliary drive circuit G14 and an inverter 24, the TR P12 is turned on and the TR N12 is turned off. Thus, the signal transmission line is rapidly charged by the TRs P11, P12 and the output signal rises quickly. Then a high speed operation by low output impedance drive is attained and also overshoot and undershoot of an output signal O1 are reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

19日本国特許庁(JP)

①特許出願公開

平3-62723 ☞ 公 開 特 許 公 報 (A)

@Int.Cl. 5 H 03 K

識別記号

庁内整理番号

❸公開 平成3年(1991)3月18日

17/16 17/687

19/0175 19/0185 Н 8124 - 5.1

> 7827 - 5 J8941-5 J 8941-5 J

H 03 K 19/00

D

審査請求 未請求 請求項の数 1

(全5頁)

会発明の名称

出力パツフア回路

②特 願 平1-198603

223出 頤 平1(1989)7月31日

個発 者 眀 和 深

裕

東京都港区芝5丁目33番1号 日本電気株式会社内

ന്ദ 頭 日本電気株式会社 λ

東京都港区芝5丁目7番1号

弁理士 夢巻 90代 班 人 正憲

1. 発明の名称

出力パッファ回路

2. 特許請求の範囲

(1) 入力信号に従って信号伝送路の特性イン ピーダンスを駆動すると共に、前紀信号伝送路の 特性インピーダンズに等しい出力インピーダンス を有する相補対接続された第1及び第2のトラン ジスタからなる第1の出力回路と、出力端が前記 信号伝送路に接続され、相補対接続された第3及 び舞4のトラングスタからなる第2の出力回路と、 前紀入力信号の変化時のみ前紀第2の出力回路を 能動状態にする制御国路とを有することを特徴と する出力パッファ回路。

3. 疑明の詳細な説明

[産業上の利用分野]

本発明は、出力パッファ回路に関し、特に高速 の信号処理回路に好適の出力パッファ回路に関す ŏ.

【従来の技術】

従来、この間の出力パッファとして、例えば第 4図に示す回路が知られている。

第4回において、インダクタンスL及び容量C は、特性インピーダンス2。の信号伝送路を毎個 的に表している。この出力パッファ回路は、入力 信号1mにより、インパータ51、52及びイン パータ53,54からなる駆動回路 G og及び G og を夫々介してPチャネルトランジスタPaiとNチ ャネルトランジスタNaiとを相補的に切換え、特 性インピーダンスで。の信号伝送路を通して出力 信号0。のレベルを制御するものとなっている。 [発明が解決しようとする 課題]

ところで、近年、LSIを使用したシステムの 高速化に伴い、出力パッファ回路には駆動能力が 大きく、高速で動作するものが要求されるように なってきた。この要求に対処すべく、従来の出力 パッファ回路では、出力信号を切換えるためのト ランジスタの幾何学的寸法を大きくすることがな されているが、かかる対応では信号伝送路の特性 インピーダンスに比べ、出力パッファの出力イン

- 1 -

ピーダンスが小さくなり、第5図に示されているように、信号伝送路を通った出力信号に大きなオーパーシュート及びアンダーシュートが発生し、これらに起因して誤動作が発生するという問題点があった。

本発明はかかる問題点に据みてなされたものであって、オーバーシュート及びアンダーシュートの発生を抑制することができ、しかも高速動作が可能な出力パッファ回路を提供することを目的とする。

[製題を解決するための手段]

本発明に係る出力パッファ回路は、入力信号に従って信号伝送路の特性インピーダンスを駆動すると共に、前記信号伝送路の特性インピーダンスに等しい出力インピーダンスを有する相補対接続された第1及び第2のトランジスタからなる第1の出力回路と、前記入力信号の変化時のみ前記第2の出力回路を散動状態にする制

-8-

ファ同路の回路図である。

第1図において、インダクタンスし及び容量C は、特性インピーダンス2。の信号伝送路を等値 的に変している。

一方、電源Vonと接地端子との間には、第2の 出力回路を構成するPチャネルトランジスタPia とNチャネルトランジスタNiaとが直列に接続さ れている。これらトランジスタPia。Niaは、要 求される出力パッファ回路の遅延時間を協足する 即回路とを有することを特徴とする。

「作用」

[宴施例]

以下、本発明の実施例を旅付の図面に基づいて 説明する。

第1図は本発明の第1の実施例に係る出力パッ --A-

ような幾何学的寸法に設定され、例えば高速性を高めるため、低出力インピーダンスとなるように設定されている。 そして、これらトランジスタ P18, N18の共和技統されたドレインも開記信号 伝送路に接続されている。

これらトランジスタPia、Niaの各ゲートには、入力信号IIの変化時のみトランジスタPia又はNiaを準過状態にさせる補助駆動回路Giiは、の出力が供給されている。補助駆動回路Giiは、入力信号IIを反転させるインパータ18の服練回路と、その出力と上記入力信号IIとを入力とするNORゲート15と、そのはされている。補助駆動回路Giaは、入力信号IIを反転させるインパータ19とによって構成されている。補助駆動回路Giaは、入力信号IIを反転されている。補助取りはは、入力信号IIとを入力とするNDゲート20と、その出力を反転させるインパータ24とによって構成されている。

第2図はこの出力パッファ回路の動作を示す故 形図である。 入力信号II が Voo レベルから 0 レベルに変化すると、駆動回路 Gia. Gioを介してトランジスタ Pii. Niiの各ゲート電位が 0 レベルに変化するので、トランジスタ Piiがオン、トランジスタ Piiがオンとなる。 同時に、 補助駆動回路 Giiの N A N D ゲート 2 0 及びインパータ 1 8 並びに パータ 2 4 を介してトランジスタ Pia. Niaの とった変化するので、トランジスタ Pia. Niaの とった変化が 0 レベルに変化するので、トランジスタ Pia. ドランジスタ Pia. ドランジスタ Pia. ドランジスタ Pia. ドランジスタ Pia. ドランジスタ Pia. ドランジスタ Pia. Pia. により、トランジスタ Pii. Pia. により、 により、 とった電きれ、 出力信号は速やかに立た路が 急速に充電され、 出力信号は速やから。

. 5.

加助収助回路 G 1.1 においては、入力信号 I 1 が立ち下がってからインパータ 1 6 ~ 1 8 による信号伝達遅延時間だけ経た後に、インパータ 1 8 の出力が立上がるので、NORゲート 1 5 の出力は V □ 1 0 レベルに反転し、インパータ 1 8 の出力は V □ 1 レベルに反転する。これにより、トランジスタ P 1 2 がオフする。また、補助収動回路 G 1 4 におい

-7-

びインパータ24を介してトランジスタPimi Nimo名ゲート電位がVppレベルに変化するので、トランジスタPimがオフ、トランジスタNimがオンとなる。これにより、トランジスタNimi Nimeによって信号伝送路が急速に放電され、出力信号は途やかに立下がる。

被助駆動回路Gi4においては、入力信号IIIが立ち上がってからインパータ21~23による信号伝達運転時間だけ軽た後に、インパータ23の出力が立下がるので、NANDゲート20の出力は V mp レベルに反転する。 これにより、トランジをおり、インパータ24の出力は O レベルに反転する。 これにより、トランジをおいても、入力信号IIIの立上がり後に、インパータ16~18の信号伝達運送時間の後に、 NORゲート 15の一方の入力値には V mp レベルが入力されているので、NORゲート 15の出力(O レベル)は変化しない。

このように、入力信号『」が立ち上がった場合、

ても、入力信号 [・の立上がり扱、インパータ2 1~23の信号伝達遅延時間の後に、インパータ 23の出力が V ppレベルに立上がるが、NAND ゲート 20の一方の入力端には 0 レベルが入力されているので、NANDゲート 20の出力 (V pp レベル) は変化しない。

このように、入力信号 I 』が立ち下がると、立ち下がり時の過載状態においては、トランジスタ P iii P iii P ii の両方がオンし、続いてトランジスタ P ii がオフになるので、低出力インピーダンス駆動による高速動作が可能で、しかも出力信号 O i のオーパーシュート及びアンダーシュートを低減することができる。

一方、入力信号 II が O レベルから Vonレベル に変化すると、駆動回路 Gim、 Gioを介してトラ ングスタ Pii, Nii の各ゲート電位が Vooレベル に変化するので、トラングスタ Piiがオフ、トラ ングスタ Niiがオンとなる。同時に、 植助駆動回 路 Gii の N O R ゲート 1 5 及びインパータ 1 8 並 びに補助駆動回路 G 1 4 の N A N D ゲート 2 0 及

-8-

その過波状態においては、トランジスタNii、Nisの両方がオンし、続いてトランジスタNisがオフになるので、低出力インピーダンス駆動による高速動作が可能で、しかも出力信号Oiのオーバーシェート及びアンダーシュートを低減することができる。

第3回は本発明の第2の実施例に係る出力パッファ回路を示す団路圏である。

基本的な構成は第1図の回路と同様であるが、この実施例では、PチャネルトランジスタPaiを駆動する駆動回路Gasが、NORゲート31及びインベータ82で構成され、NチャネルトランジスクNaiを駆動する駆動回路Gasが、NANDゲート38及びインベータ84で構成されている。そして、これら各駆動回路Gas、GaoのNORゲート31及びNANDゲート33の各一方の入力として夫々制御信号Cai、Caoが与えられている。

また、PチャネルトランジスタPamを駆動する 補助駆動回路Gaiが、3人力NORゲート及びインパータ36,37,38,39によって扱成さ れ、NチャネルトランソスタNamを駆動する相助 駆動回路Gaaが、3入力NANDゲート40及び インパータ41、42、43、44によって構成 されている。そして、これら各駆動回路Gami, Gaaを構成するNORゲート35及びNANDゲート40の各一つの入力として夫々制御信号Cami, Camが与えられている。

この実施例によれば、制物信号 C_{s1} が 0 ν ベル、制御信号 C_{ss} が V_{DD} レベルの場合に前述した第 1 の実施例と同様の動作をし、制御信号 C_{s1} が V_{DD} レベル、制御信号 C_{ss} が 0 ν ベルの場合、トランジスタ P_{s1} , P_{ss} , N_{s1} , N_{s2} は全てオフとなる。

[発明の効果]

以上説明したように、本発明によれば、入力信号の変化時には、第1及び第2の出力回路が動作して出力信号を速やかに変化させ、定常状態では信号伝送路と同一の出力インピーダンスの第1の出力回路のみが動作するので、出力信号のオーバーシュート及びアンダーシュートを十分抑制しつ

つ、高速動作が可能になる。


4. 図面の簡単な説明

第1図は本発明の第1の実施例に係る出力パッファ回路の回路図、第2図は同回路の動作故形図、第3図は本発明の第2の実施例に係る出力パッファ回路の回路図、第4図は従来の出力パッファ回路の回路図、第5図は同回路の動作被形図である。

出额人 日本電気株式会社 代理人 弁理士 藤卷正憲

-12-

G₁₁, G₁₄, 神助足動回馬 G₁₂, G₂₁, 屋動回路 P₁₁, P₁₂: Pチャネルトランジスタ N₁₁, N₁₂: Nチャネルトランジスタ L・インダクタンス C: 容量



第 1 図

